Takashi IWAMI et al. Q76222 DISPLAY PANEL DRIVER Filing Date: June 26, 2003 Darryl Mexic 202-663-7909

# 日本国特許 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 6月27日

出 願 番 号

Application Number:

特願2002-188286

[ ST.10/C ]:

[JP2002-188286]

出 願 人
Applicant(s):

パイオニア株式会社 静岡パイオニア株式会社

2003年 1月 7日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 56P0695

【提出日】 平成14年 6月27日

【あて先】 特許庁長官殿

【国際特許分類】 H01J 17/49

【発明の名称】 表示パネルの駆動装置

【請求項の数】 10

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 静岡パイオ

ニア株式会社 甲府事業所内

【氏名】 岩見 隆

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 静岡パイオ

ニア株式会社 甲府事業所内

【氏名】 湯浅 豊久

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 静岡パイオ

ニア株式会社 甲府事業所内

【氏名】 奥嶋 孝

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 静岡パイオ

ニア株式会社 甲府事業所内

【氏名】 重田 哲也

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 静岡パイオ

ニア株式会社 甲府事業所内

【氏名】 長久保 哲朗

【特許出願人】

【識別番号】 000005016

【氏名又は名称】 パイオニア株式会社

【特許出願人】

【識別番号】

3 .

398050283

【氏名又は名称】

静岡パイオニア株式会社

【代理人】

【識別番号】

100079119

【弁理士】

【氏名又は名称】 藤村 元彦

【手数料の表示】

【予納台帳番号】 016469

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9006557

【包括委任状番号】 0011750

【プルーフの要否】 要

## 【書類名】 明細書

【発明の名称】 表示パネルの駆動装置

## 【特許請求の範囲】

【請求項1】 表示ラインを担う複数の行電極と前記行電極各々に交叉して 配列された複数の列電極との各交差部に画素を担う容量性の発光セルが形成され ている表示パネルを入力映像信号に基づく各画素毎の画素データに応じて駆動す る表示パネルの駆動装置であって、

前記画素データに応じて前記列電極と電源ラインとを接続することにより画素 データパルスを発生して前記列電極に印加する画素データパルス発生回路と、

所定の共振振幅にて電位が変動する共振パルス電源電位を発生してこれを前記電源ラインに印加すると共に前記画素データパルスによるパルス系列のパターンに応じて最大電位を維持しつつ前記共振振幅を変動させる共振パルス電源回路と

前記入力映像信号における1フィールド分の前記画素データに基づいて前記共振パルス電源回路の予測消費電力量を求める電力予測手段と、

前記予測消費電力量に応じて前記共振パルス電源回路の電力消費量を調整すべく前記画素データパルス発生回路を制御する消費電力制御手段と、を備えたことを特徴とする表示パネルの駆動装置。

【請求項2】 前記電力予測手段手段は、前記共振パルス電源回路が共振動作する際の共振駆動電力量と前記共振パルス電源回路が直流動作する際の直流駆動電力量との二乗平均値を前記予測消費電力量として得る手段を含むことを特徴とする請求項1記載の表示パネルの駆動装置。

【請求項3】 前記消費電力制御手段は、前記予測消費電力量に応じて前記 画素データパルスの1フィールド期間内での印加回数を変更すべく前記画素データパルス発生回路を制御する手段を含むことを特徴とする請求項1記載の表示パネルの駆動装置。

【請求項4】 前記消費電力制御手段は、前記予測消費電力量が大なる場合には小なる場合に比して前記画素データパルスの印加回数を小にすべく前記画素データパルス発生回路を制御する手段を含むことを特徴とする請求項1記載の表

示パネルの駆動装置。

【請求項5】 前記画素データパルス発生回路は、各々が所定数の列電極からなる列電極群に夫々対応した複数のICチップに分割して構築されており、

前記電力予測手段は、前記ICチップ毎に前記予測消費電力量を求める手段を 有し、

前記消費電力制御手段は、前記ICチップ各々に対する前記予測消費電力量に 基づいて前記ICチップ毎に前記画素データパルスの1フィールド期間内での印 加回数を制御する手段を含むことを特徴とする請求項1記載の表示パネルの駆動 装置。

【請求項6】 前記消費電力制御手段は、前記予測消費電力量が大なる前記 画素データパルス発生回路に対してのみに前記画素データパルスの印加回数を小にすべき制御を施すことを特徴とする請求項5記載の表示パネルの駆動装置。

【請求項7】 前記共振パルス電源回路は、1の前記列電極上に印加される 少なくとも2つの連続した前記画素データパルスが互いに同一電位である場合に は前記第1電位を維持したまま前記共振振幅を小にすることをことを特徴とする 請求項1記載の表示パネルの駆動装置。

【請求項8】 前記共振パルス電源回路は、一端が接地されたコンデンサと、前記コンデンサの他端及び前記電源ライン間に設けられた第1スイッチング素子及び第1コイルの直列回路からなる第1電流路と、前記コンデンサの他端及び前記電源ライン間に設けられた第2スイッチング素子及び第2コイルの直列回路からなる第2電流路と、直流の前記第1電位を発生する直流電源と、前記直流電源及び前記電源ライン間に設けられた第3スイッチング素子と、を含み、

前記画素データパルス発生回路は、前記画素データの論理レベルに応じて前記電源ライン及び前記列電極間を接続する複数の第4スイッチング素子と、前記画素データの論理レベルの反転値に応じて前記列電極を接地せしめる複数の第5スイッチング素子と、を含むことを特徴とする請求項1記載の表示パネルの駆動装置。

【請求項9】 前記共振パルス電源回路は、前記第1~第3スイッチング素 子各々の内の前記第1スイッチング素子のみをオン状態にせしめた後に前記第3 スイッチング素子のみをオン状態にせしめてから前記第2スイッチング素子のみをオン状態にせしめる制御を周期的に繰り返し実行する駆動制御手段を含むことを特徴とする請求項1記載の表示パネルの駆動装置。

【請求項10】 表示ラインを担う複数の行電極と前記行電極各々に交叉して配列された複数の列電極との各交差部に画素を担う容量性の発光セルが形成されている表示パネルを入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動装置であって、

前記画素データに応じて前記列電極と電源ラインとを接続することにより画素 データパルスを発生して前記列電極に印加する画素データパルス発生回路と、所 定の共振振幅にて電位が変動する共振パルス電源電位を発生してこれを前記電源 ラインに印加すると共に前記画素データパルスによるパルス系列のパターンに応 じて最大電位を維持しつつ前記共振振幅を変動させる共振パルス電源回路と、前 記入力映像信号における1フィールド分の前記画素データに基づいて前記共振パ ルス電源回路の予測消費電力量を求める電力予測手段と、前記予測消費電力量に 応じて前記共振パルス電源回路の電力消費量を調整すべく前記画素データパルス 発生回路を制御する消費電力制御手段と、を備え、

前記画素データパルス発生回路は、各々が所定数の前記列電極からなる列電極群に夫々対応した複数のICチップに分割して構築されており、

前記ICチップの各々は、前記表示パネルの基板上に形成されている前記共振パルス電源回路における前記電源ライン及び前記列電極に夫々接続されている複数のフレキシブル配線基板上に実装されていることを特徴とする表示パネルの駆動装置。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】

本発明は、表示パネルの駆動装置に関する。

[0002]

【従来の技術】

近年、表示装置の大画面化にともなって薄型のものが要求され、各種の薄型表

示デバイスが実用化されている。プラズマディスプレイパネル(以下、PDPと称する)は、画素を担う複数の放電セルをマトリクス状に配列して為る薄型の表示パネルの1つとして着目されている。この際、各放電セルは、放電によって発光するものである為、所定の輝度で発光する"点灯状態"と、"消灯状態"の2状態、つまり、2階調分の輝度しか表現出来ない。そこで、このような放電セルからなるPDP10に対して、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する。

[0003]

サブフィールド法では、1フィールドの表示期間をN個のサブフィールドに分割し、各サブフィールドに、放電セルを連続して放電せしめるべき回数を予め割り付けておく。各サブフィールド内では、入力映像信号に応じて放電セル各々を選択的に放電せしめて点灯セル状態及び消灯セル状態のいずれか一方に設定するアドレス行程と、点灯セル状態にある放電セルのみを上述した如く割り当てられている回数だけ繰り返し放電発光させる発光維持行程と、を実行する。かかる駆動によれば、1フィールド表示期間内において各発光維持行程で実施された放電発光の総数に応じた中間輝度が表現されるのである。

[0004]

ここで、プラズマディスプレイ装置では、実際の画像表示を担う発光維持行程での放電の他に上記アドレス行程時においても放電が生起され、この放電に伴って流れる電流に応じた電力が消費される。この際、かかるアドレス行程において各放電セルが放電するか否かは入力映像信号に依存している。よって、表示すべき画像を指定する入力映像信号によっては、アドレス行程で消費される電力が増大する等の問題が生じた。

[0005]

【発明が解決しようとする課題】

本発明は、上記問題等を解決するためになされたものであり、消費電力の抑制等を図ることが可能な表示パネルの駆動装置を提供することを目的とする。

[0006]

【課題を解決するための手段】

請求項1に記載の発明は、表示ラインを担う複数の行電極と前記行電極各々に交叉して配列された複数の列電極との各交差部に画素を担う容量性の発光セルが形成されている表示パネルを入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動装置であって、前記画素データに応じて前記列電極と前記電源ラインとを接続することにより画素データパルスを発生して前記列電極に印加する画素データパルス発生回路と、所定の共振振幅にて電位が変動する共振パルス電源電位を発生してこれを電源ラインに印加すると共に前記画素データパルスによるパルス系列のパターンに応じて最大電位を維持しつつ前記共振振幅を変動させる共振パルス電源回路と、前記入力映像信号における1フィールド分の前記画素データに基づいて前記共振パルス電源回路の予測消費電力量を求める電力予測手段と、前記予測消費電力量に応じて前記共振パルス電源回路の電力消費量を調整すべく前記画素データパルス発生回路を制御する消費電力制御手段と、を備える。

#### [0007]

又、請求項10に記載の発明は、表示ラインを担う複数の行電極と前記行電極各々に交叉して配列された複数の列電極との各交差部に画素を担う容量性の発光セルが形成されている表示パネルを入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動装置であって、前記画素データに応じて前記列電極と前記電源ラインとを接続することにより画素データパルスを発生して前記列電極に印加する画素データパルス発生回路と、所定の共振振幅にて電位が変動する共振パルス電源電位を発生してこれを電源ラインに印加すると共に前記画素データパルスによるパルス系列のパターンに応じて最大電位を維持しつつ前記共振振幅を変動させる共振パルス電源回路と、前記入力映像信号における1フィールド分の前記画素データに基づいて前記共振パルス電源回路の予測消費電力量を求める電力予測手段と、前記予測消費電力量に応じて前記共振パルス電源回路の電力消費量を調整すべく前記画素データパルス発生回路を制御する消費電力制御手段と、を備え、前記画素データパルス発生回路は、各々が所定数の前記列電極からなる列電極群に夫々対応した複数のICチップに分割して構築されており、前記ICチップの各々は、前記表示パネルの基板上に形成されている前記共振

パルス電源回路における前記電源ライン及び前記列電極に夫々接続されている複数のフレキシブル配線基板上に実装されている。

[0008]

## 【発明の実施の形態】

以下、本発明の実施例を図を参照しつつ説明する。

図1は、本発明による表示パネルの駆動装置を搭載したプラズマディスプレイ 装置の概略構成を示す図である。

このプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP10と、A/D変換器1、駆動制御回路20、同期検出回路3、メモリ4、アドレスドライバ電力予測回路5、アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8からなる駆動部と、から構成されている。

[0009]

PDP10は、表示画面を担う透明の前面基板上において互いに交互に、かつ平行に配置されている帯状の行電極 $X_1 \sim X_n$ 及び行電極 $Y_1 \sim Y$ と、放熱板が固着されている背面基板上において上記行電極各々に交叉して配置されている帯状の列電極 $D_1 \sim D_m$ とを備えている。列電極D、行電極X及びYは放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交差部に画素を担う放電セルが形成される構造となっている。尚、行電極X及び行電極Yの一対にて1表示ライン分の表示を担う。

[0010]

A/D変換器1は、駆動制御回路20から供給されるクロック信号に応じて、 入力されたアナログの入力映像信号をサンプリングしてこれを各画素に対応した 例えば8ビットの画素データPDに変換する。データ変換回路30は、かかる8 ビットの画素データPDを14ビットの画素駆動データGDに変換する。

図2は、かかるデータ変換回路30の内部構成を示す図である。

[0011]

図2において、第1データ変換回路32は、A/D変換器1から順次供給されてくる8ビットの画素データPDを、図3に示されるが如き変換特性に基づいて  $(14 \times 16)/255$ 、つまり224/255にした8ビット  $(0 \sim 224)$  の

変換画素データPD<sub>H</sub>に変換し、これを多階調化処理回路33に供給する。この変換特性は、画素データPDのビット数、及び多階調化処理回路33の多階調化処理による圧縮ビット数、並びに表示階調数に応じて設定される。かかる第1データ変換回路32によるデータ変換により、以下に説明する多階調化処理回路33での輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生(すなわち、階調歪みの発生)を防止する。

### [0012]

多階調化処理回路33は、上記第1データ変換回路32から供給された変換画 素データPD<sub>H</sub>に対して誤差拡散処理及びディザ処理等の多階調化処理を施す。 これにより、多階調化処理回路33は、視覚上における輝度の階調表現数を略2 56階調に維持しつつもそのビット数を4ビットに圧縮した多階調化画素データ  $PD_S$ を得る。例えば、上記誤差拡散処理では、上記変換画素データ $PD_H$ の上位 6ビット分を表示データ、残りの下位2ビット分を誤差データとして夫々分離す る。そして、周辺画素各々に対応した上記変換画素データPDnから求められた 誤差データを夫々重み付け加算したものを、上記表示データに反映させる。かか る動作により、原画素における下位2ビット分の輝度が上記周辺画素により擬似 的に表現され、それ故に8ビットよりも少ない6ビット分の表示データにて、上 記8ビット分の画素データと同等の輝度階調表現が可能になるのである。次に、 この誤差拡散処理によって得られた6ビットの誤差拡散処理画素データにディザ 処理を施す。ディザ処理では、互いに隣接する複数の画素を1画素単位とし、こ の1 画素単位内の各画素に対応した上記誤差拡散処理画素データに、互いに異な る係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを 得る。かかるディザ係数の加算によれば、上記1画素単位で眺めた場合には上記 ディザ加算画素データの上位4ビット分だけでも8ビットに相当する輝度を表現 することが可能となる。そこで、多階調化処理回路33は、上記ディザ加算画素 データからその上位4ビット分を抽出したものを多階調化画素データPDsとし て、これを第2データ変換回路34及び35の各々に供給する。

[0013]

第2データ変換回路 3 4 は、4 ビットの上記多階調化画素データ  $PD_S$ を図 4

に示されるが如き変換テーブルに従って14ビットの画素駆動データ $GD_a$ に変換し、これをセレクタ36に供給する。第2データ変換回路35は、4ビットの上記多階調化画素データ $PD_S$ を図5に示されるが如き変換テーブルに従って14ビットの画素駆動データ $GD_b$ に変換し、これをセレクタ36に供給する。

#### [0014]

セレクタ36は、駆動制御回路20から論理レベル「0」のアドレス電力抑制信号APCが供給された場合には上記画素駆動データ $GD_a$ 及び $GD_b$ の内から $GD_a$ を選択しこれを画素駆動データGDとしてメモリ4に供給する。一方、論理レベル"1"のアドレス電力抑制信号APCが供給された場合には、セレクタ36は、上記画素駆動データ $GD_b$ を選択しこれを画素駆動データGDとしてメモリ4に供給する。

## [0015]

メモリ4は、14ビットの上記画素駆動データGDを、駆動制御回路20から 供給された書込信号に従って順次書き込む。そして、1画面(n行、m列)分の画 素駆動データ $\mathrm{GD}_{1,1}\sim\mathrm{GD}_{n,m}$ の書き込みが終了すると、メモリ4は、駆動制御 回路20から供給された読出信号に従ってその書き込まれたデータを以下の如く 読み出す。すなわち、メモリ4は、画素駆動データ $GD_{1,1} \sim GD_{mm}$ 各々を各ビ ット桁(第1~第14ビット)毎に1表示ライン分ずつ読み出し、これを画素駆動 データビットDB1~DB(m)としてアドレスドライバ6に供給する。つまり、 メモリ4は、後述するサブフィールドSF1では画素駆動データGD<sub>1、1</sub> $\sim$ GD<sub>n</sub>  $x_m$ 各々の第1ビットのみを1表示ライン分ずつ読み出し、これを画素駆動データ ビットDB1~DB(m)としてアドレスドライバ6に供給する。又、サブフィー ルドSF2では、メモリ4は、画素駆動データ $GD_{1,1} \sim GD_{n,m}$ 各々の第2ビッ トのみを1表示ライン分ずつ読み出し、これを画素駆動データビットDB1~D B(m)としてアドレスドライバ6に供給する。又、サブフィールドSF3では、 メモリ4は、画素駆動データ $\mathrm{GD}_{1,1}$ ~ $\mathrm{GD}_{n,m}$ 各々の第3ビットのみを1表示ラ イン分ずつ読み出し、これを画素駆動データビットDB1~DB(m)としてアド レスドライバ6に供給する。そして、サブフィールドSF4以降のサブフィール ドにおいても同様に、メモリ4は、画素駆動データ $\mathrm{GD}_{1,1}$ ~ $\mathrm{GD}_{n,m}$ 各々におけ

る各サブフィールドに対応したビットのみを1表示ライン分ずつ読み出し、これを画素駆動データビットDB $1\sim$ DB(m)としてアドレスドライバ6に供給するのである。

# [0016]

アドレスドライバ 6 は、メモリ 4 から供給された画素駆動データビットDB 1 ~DB(m)に応じて 1 表示ライン分のm個の画素データパルスを発生し、夫々、列電極 $D_1$ ~ $D_m$ の各々に印加する。

図6は、かかるアドレスドライバ6の内部構成を示す図である。

図6に示す如く、アドレスドライバ6は、共振パルス電源回路21a~21d と、画素データパルス発生回路22a~22dから構成される。

## [0017]

共振パルス電源回路21a~21dの各々は、直流電源B1、コンデンサC1 、スイッチング素子SW1~SW3、コイルL1及びL2、ダイオードDD1及 びDD2からなり、互いに同一の回路構成を有する。コンデンサC1は、その一 端がPDP10の接地電位としてのPDP接地電位Vsに接地されている。スイ ッチング素子S1は、上記駆動制御回路20から論理レベル「0」のスイッチン グ信号SW1が供給されている間はオフ状態にある。一方、スイッチング信号S W1の論理レベルが「1」である場合には、スイッチング素子S1はオン状態と なり、上記コンデンサC1の他端に生じた電位をコイルL1及びダイオードDD 1を介して電源ライン2上に印加する。スイッチング素子S2は、駆動制御回路 20から論理レベル「0」のスイッチング信号SW2が供給されている間はオフ 状態にある。一方、スイッチング信号SW2が論理レベル「1」である場合には 、スイッチング素子S2はオン状態となり、電源ライン2上の電位をコイルL2 及びダイオードDD2を介してコンデンサC1の他端に印加する。この際、コン デンサC1は、電源ライン2上の電位によって充電される。スイッチング素子S 3は、駆動制御回路20から論理レベル「0」のスイッチング信号SW3が供給 されている間はオフ状態にある。一方、スイッチング信号SW3が論理レベル「 1」である場合には、スイッチング素子S3はオン状態となり、直流電源B1が 発生した直流の電源電位Vaを電源ライン2上に印加する。

# [0018]

共振パルス電源回路  $21a\sim21$  d の各々は、図 7 の駆動行程  $G1\sim G3$  にて示されるシーケンスにてスイッチング素子  $S1\sim S3$  を駆動すべく駆動制御回路 20 から供給されたスイッチング信号  $SW1\sim SW3$  に応じて、所定振幅を有する共振パルス電源電位を発生し、これを電源ライン  $2a\sim21$  d に印加する。

先ず、図7に示す駆動行程G1では、スイッチング素子S1~S3の内のスイッチング素子S1のみがオン状態となり、コンデンサC1に蓄えられていた電荷が放電する。この際、画素データパルス発生回路22のスイッチング素子SZ1 (後述する)がオン状態にあると、上記放電に伴う放電電流は図6に示す如きスイッチング素子S1、コイルL1、及びダイオードDD1からなる放電電流路、電源ライン2、及びスイッチング素子SZ1を介してPDP10の列電極Dに流れ込む。かかる放電電流により、列電極Dに寄生する負荷容量 $C_0$ が充電され、この負荷容量 $C_0$ 内に電荷の蓄積が為される。そして、コイルL1及び負荷容量 $C_0$ による共振作用により、電源ライン2上の電位が徐々に上昇し、コンデンサC1の一端の電位Vcの2倍の電位を有する電位Vaに到達する。この際、電源ライン2上での緩やかな電位上昇部分が、上記共振パルス電源電位のフロントエッジ部となる。

# [0019]

次に、駆動行程G2では、スイッチング素子S1~S3の内のスイッチング素子S3のみがオン状態となり、直流電源B1による直流の電位Vaがスイッチング素子S3を介して電源ライン2上に印加される。この際、画素データパルス発生回路22のスイッチング素子SZ1(後述する)がオン状態にあると、直流の電位Vaに基づく電流がスイッチング素子SZ1を介してPDP10の列電極Dに流れ、この列電極Dに寄生する負荷容量 $C_0$ が充電される。かかる充電により、負荷容量 $C_0$ には電荷の蓄積が為される。

#### [0020]

そして、駆動行程G3では、スイッチング素子S1~S3の内のスイッチング素子S2のみがオン状態となり、列電極Dに寄生する負荷容量 $C_0$ が放電を開始する。かかる放電により、列電極D、スイッチング素子S21、電源ライン2、

更に、コイルL2、ダイオードDD2及びスイッチング素子S2からなる充電電流路を介してコンデンサС1に電流が流れ込む。すなわち、PDP10の負荷容量 $C_0$ に蓄積されていた電荷が共振パルス電源回路21のコンデンサС1に回収されるのである。このとき、コイルL2及び負荷容量 $C_0$ で決まる時定数により、電源ライン2上の電位は徐々に低下する。この際、電源ライン2上での緩やかな電位下降部分が、上記共振パルス電源電位のリアエッジ部となる。

# [0021]

共振パルス電源回路 2 1 a ~ 2 1 d の各々は、上述した如き駆動シーケンス(G 1 ~ G 3)の実行によって生成された共振パルス電源電位を電源ライン 2 a ~ 2 d を介して画素データパルス発生回路 2 2 a ~ 2 2 d の各々に供給する。

画素データパルス発生回路 2 2 a は、メモリ 4 から供給された画素駆動データビットDB 1~DB (i)に応じて、夫々独立してオン・オフ制御されるスイッチング素子 S Z 1  $_1$ ~ S Z 1  $_i$ 及び S Z O  $_1$ ~ S Z O  $_i$ からなる。スイッチング素子 S Z 1  $_1$ ~ S Z 1  $_i$ の各々は、夫々に供給された画素駆動データビットDB 1~DB (i)が論理レベル「1」である場合にオン状態となり、電源ライン 2 a を介して共振パルス電源回路 2 1 a から供給された上記共振パルス電源電位を P D P 1 0 の列電極 D  $_1$ ~ D  $_i$  に印加する。スイッチング素子 S Z O  $_i$  の各々は、画素駆動データビットDB 1~DB (i)が論理レベル「0」である場合にオン状態となり、列電極 D  $_1$ ~ D  $_i$  上の電位を強制的に P D P 接地電位 V  $_i$  にする。かかる動作により、画素データパルス発生回路 2 2 a は、画素駆動データビットDB 1~DB (i)が論理レベル「1」である場合に限り高電圧の画素データパルスを発生して列電極 D  $_1$ ~ D  $_i$  に夫々印加する。尚、画素駆動データビットDB 1~DB (i)が論理レベル「0」である場合には画素データパルス発生回路 2 2 a は、低電位 (0 ボルト)を夫々列電極 D  $_1$ ~ D  $_i$  に印加する。

# [0022]

 $DB(i+1) \sim DB(j)$ が論理レベル「1」である場合にオン状態となり、電源ライン2bを介して共振パルス電源回路21bから供給された共振パルス電源電位をPDP10の列電極 $D_{(i+1)} \sim D_{j}$ に印加する。スイッチング素子SZO $_{(i+1)} \sim SZO_{j}$ の各々は、上記画素駆動データビットDB $_{(i+1)} \sim D_{j}$ 上の電位を強制的にPDP接地電位Vsにする。かかる動作により、画素データパルス発生回路22bは、画素駆動データビットDB $_{(i+1)} \sim D_{j}$ 上の電位を強制的にPDP接地電位Vsにする。かかる動作により、画素データパルス発生回路22bは、画素駆動データビットDB $_{(i+1)} \sim D_{j}$ に夫々印加する。尚、画素駆動データビットDB $_{(i+1)} \sim D_{j}$ に夫々印加する。 尚、画素を動データビットDB $_{(i+1)} \sim D_{j}$ に大々印加する。 に は 画素データパルス発生回路22bは、低電位 $_{(i+1)} \sim D_{(i+1)} \sim D_{(i+1$ 

[0023]

画素データパルス発生回路 2 2 c は、メモリ 4 から供給された画素駆動データビット DB (j+1)~DB (k) に応じて夫々独立してオン・オフ制御されるスイッチング素子 S Z 1  $_{(j+1)}$ ~S Z 1  $_{k}$  及び S Z 0  $_{(j+1)}$ ~S Z 0  $_{k}$  からなる。スイッチング素子 S Z 1  $_{(j+1)}$ ~S Z 1  $_{k}$  の各々は、夫々に供給された画素駆動データビット DB (j+1)~DB (k) が論理レベル「1」である場合にオン状態となり、電源ライン 2 c を介して共振パルス電源回路 2 1 c から供給された共振パルス電源電位を P D P 1 0 の列電極  $D_{(j+1)}$ ~ $D_{k}$  に印加する。スイッチング素子 S Z 0  $_{(j+1)}$ ~ S Z 0  $_{k}$  の各々は、画素駆動データビット DB (j+1)~D B (k) が論理レベル「0」である場合にオン状態となり、列電極  $D_{(j+1)}$ ~ $D_{k}$  上の電位を強制的に P D P 接地電位 V s にする。かかる動作により、画素データパルス発生回路 2 2 c は、画素駆動データビット DB (j+1)~D B (k) が論理レベル「1」である場合に限り高電圧の画素データパルスを発生して列電極  $D_{(j+1)}$ ~ $D_{k}$  に夫々印加する。尚、画素駆動データビット DB (j+1)~D B (k) が論理レベル「0」である場合には画素での対ルス発生回路 2 2 c は、低電位 (0 ボルト)を夫々列電極  $D_{(j+1)}$ ~ $D_{k}$  に印加する。

[0024]

画素データパルス発生回路22dは、メモリ4から供給された画素駆動データ

ビットDB(k+1)~DB(m)に応じて夫々独立してオン・オフ制御されるスイッチング素子SZ1  $_{(k+1)}$ ~SZ1  $_m$ 及びSZ0  $_{(k+1)}$ ~SZ0  $_m$ からなる。スイッチング素子SZ1  $_{(k+1)}$ ~SZ1  $_m$ の各々は、夫々に供給された画素駆動データビットDB(k+1)~DB(m)が論理レベル「1」である場合にオン状態となり、電源ライン2 dを介して共振パルス電源回路2 1 d から供給された共振パルス電源電位をPDP10の列電極D(k+1)~D $_m$ に印加する。スイッチング素子SZ0  $_{(k+1)}$ ~SZ0  $_m$ の各々は、画素駆動データビットDB(k+1)~DB(m)が論理レベル「0」である場合にオン状態となり、列電極D(k+1)~D $_m$ 上の電位を強制的にPDP接地電位Vsにする。かかる動作により、画素データパルス発生回路22 d は、画素駆動データビットDB(k+1)~DB(m)が論理レベル「1」である場合に限り高電圧の画素データパルスを発生して列電極D(k+1)~ $D_m$ に夫々印加する。尚、画素駆動データビットDB(k+1)~DB(m)が論理レベル「0」である場合には画素での画素で、タパルス発生回路22 d は、低電位(0ボルト)を夫々列電極D(k+1)~ $D_m$ に印加する。

# [0025]

尚、上記共振パルス電源回路  $21a\sim21d$  及び画素データパルス発生回路  $2a\sim22d$  は図 8 に示す如き形態にて PDP10に実装されている。

のフレキシブルケーブルFL2上に画素データパルス発生回路22bをICチッ プ化したドライバモジュールDM2が設けられている。尚、フレキシブルケーブ ルFL2内には図6に示す電源ライン2bに相当する電源ライン、並びに、画素 データパルス発生回路 2 2 b が発生した画素データパルスを列電極  $D_{(i+1)} \sim D_{i}$ の各々に伝送する為の(j-i)個の伝送ラインが設けられている。又、回路基板 K3と背面基板100とはフレキシブルケーブルFL3にて接続されており、こ のフレキシブルケーブルFL3上に画素データパルス発生回路22cをICチッ プ化したドライバモジュールDM3が設けられている。尚、フレキシブルケーブ ルFL3内には図6に示す電源ライン2cに相当する電源ライン、並びに、画素 データパルス発生回路 2 2 c が発生した画素データパルスを列電極  $D_{(i+1)} \sim D_k$ の各々に伝送する為の(k-j)個の伝送ラインが設けられている。又、回路基板 K4と背面基板100とはフレキシブルケーブルFL4にて接続されており、こ のフレキシブルケーブルFL4上に画素データパルス発生回路22dをICチッ プ化したドライバモジュールDM4が設けられている。尚、フレキシブルケーブ ルFL4内には図6に示す電源ライン2dに相当する電源ライン、並びに、画素 データパルス発生回路 2 2 d が発生した画素データパルスを列電極  $D_{(k+1)} \sim D_m$ の各々に伝送する為の(m-k)個の伝送ラインが設けられている。

# [0026]

アドレスドライバ電力予測回路5は、上記画素駆動データビットDBに基づいてアドレスドライバ6の画素データパルス発生回路22a~22dの各々において消費されるであろう予測消費電力を測定し、この予測消費電力を表す予測アドレス電力値WPを駆動制御回路20に供給する。

例えば、アドレスドライバ電力予測回路 5 は、先ず、1 画面分(n行、m列)の 画素駆動データビット  $DB_{1`1} \sim DB_{n`m}$ 各々を図 9 に示す如きn行、m列のデータビット行列  $DB_{(n`m)}$  と捉える。そして、アドレスドライバ電力予測回路 5 は、データビット行列  $DB_{(n`m)}$  における各行毎に、論理レベル 1 となるデータビット DB の総数を以下の如く求めてパルス数合計  $P_N$  を得る。

[0027]

m

$$P_{N} = \sum D B_{(N,M)}$$

$$M=1$$

$$N: 1 \sim n$$

又、アドレスドライバ電力予測回路 5 は、上記データビット行列 D B (n m) における各行毎に、互いに横方向に隣接する 2 つのデータビット D B 同士が互いに異なる論理レベルとなる総数を以下の如く求めて横変化合計 Q N を得る。

m

$$Q_N = \Sigma \mid DB_{(N,M)} - DB_{(N,M+1)} \mid$$

$$M=1$$

 $N: 1 \sim n$ 

又、アドレスドライバ電力予測回路 5 は、データビット行列  $DB_{(n^*m)}$  において、互いに縦方向に隣接する 2 つのデータビット DB 同士が互いに異なる論理レベルとなる総数を以下の如く各行毎に求めて縦変化合計  $R_N$  を得る。

m

$$R_N = \Sigma \mid DB_{(N,M)} - DB_{(N+1,M)} \mid$$

$$M=1$$

 $N: 1 \sim n$ 

又、アドレスドライバ電力予測回路 5 は、データビット行列  $DB_{(n^m)}$  において、互いに隣接する縦方向及び横方向の双方においてデータビット DB 同士が互いに異なる論理レベルとなる総数を以下の如く各行毎に求めて縦横変化合計  $S_N$  を得る。

m

$$S_{N} = \Sigma \mid \mid DB_{(N,M)} - DB_{(N+1,M)} \mid - \mid DB_{(N,M+1)} - DB_{(N+1,M+1)} \mid \mid M=1$$

 $N: 1 \sim n$ 

次に、アドレスドライバ電力予測回路5は、上記パルス数合計P<sub>N</sub>、横変化合

計 $Q_N$ 、縦変化合計 $R_N$ 、及び縦横変化合計 $S_N$ を用いた下記演算により、直流駆動電力パラメータ $A_N$ 、及び共振駆動電力パラメータ $B_N$ を夫々求める。

[0031]

$$A_{N} = (C_{AS} \cdot R_{N} + C_{AA} \cdot S_{N}) / 2$$
  
 $B_{N} = C_{K} + [C_{AS}(P_{N} + P_{N+1}) + C_{AA}(Q_{N} + Q_{N+1})] / 2$   
 $N : 1 \sim n$ 

C<sub>AS</sub>:列電極及び行電極間容量

C A A: 列電極間容量

 $C_{\kappa}$ : アドレスドライバ 6 の電源及び GN D 間容量

尚、共振駆動電力パラメータBNは、図6に示す如きアドレスドライバ6内の電源ライン2に共振パルス電源電位が印加されている時に画素データパルス発生回路22において消費される消費電力を表すものである。一方、直流駆動電力パラメータANは、上記共振パルス電源電位が直流化した際に画素データパルス発生回路22において消費される消費電力を表すものである。

[0032]

アドレスドライバ電力予測回路 5 は、上記直流駆動電力パラメータ  $A_N$ 及び共振駆動電力パラメータ  $B_N$ の二乗平均に基づく下記演算により 1 フィールド(SF  $1 \sim SF14)$ あたりの予測アドレス電力値WPを求める。

$$W P = B \cdot V^{2} \cdot (F / 10^{14}) \times \Sigma \cdot \sqrt{\{\Sigma A_{N} \times \Sigma B_{N}\}}$$

$$SF=1 \qquad N=1 \qquad N=1$$

B: 共振係数

V: 画素データパルスDPの電圧

F:フィールド周波数

SF:サブフィールド

駆動制御回路20は、上記予測アドレス電力値WPにて示されるアドレスドライバ6の予測消費電力が所定電力よりも小なる場合には論理レベル「0」、大なる場合には論理レベル「1」のアドレス電力抑制信号APCを上記データ変換回路30のセレクタ36に供給する。

[0033]

・更に、駆動制御回路20は、図10に示される発光駆動フォーマットに従って PDP10を駆動制御すべき各種タイミング信号をアドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々に供給する。

図10に示す発光駆動フォーマットでは、1フィールドの表示期間を14個のサブフィールドSF1~SF14に分割してPDP10を駆動する。この際、各サブフィールド内ではアドレス行程Wc及び発光維持行程Icを実施し、先頭のサブフィールドSF1においてのみで一斉リセット行程Rcを実行し、最後尾のサブフィールドSF14においてのみで消去行程Eを実施する。

[0034]

図11は、上記一斉リセット行程Rc、アドレス行程Wc、発光維持行程Ic及び消去行程Eなる各行程において、上記アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々がPDP10に印加する各種駆動パルスと、その印加タイミングを示す図である。

先ず、サブフィールドSF1のみで実施される一斉リセット行程Rcでは、第 1 サスティンドライバ7及び第 2 サスティンドライバ8各々が、図10に示す如き波形を有するリセットパルスRP $_x$ 及びRP $_y$ をPDP10の行電極 $X_1$ ~ $X_n$ 及び $Y_1$ ~ $Y_n$ に一斉に印加する。これらリセットパルスRP $_x$ 及びRP $_y$ の一斉印加により、PDP10中の全ての放電セルがリセット放電する。そして、かかるリセット放電の直後、各放電セル内には一様に所定量の壁電荷が形成され、全ての放電セルが点灯セル状態に初期化される。

[0035]

次に、各サブフィールド内のアドレス行程Wcでは、アドレスドライバ6が、メモリ4から供給された画素駆動データビットDB1~DB(m)に応じて1表示ライン分の画素データパルスDPを発生し、列電極 $D_1$ ~ $D_m$ の各々に印加する。例えば、サブフィールドSF1のアドレス行程Wcでは、画素駆動データG $D_{1\cdot1}$ ~G $D_{n\cdot m}$ 各々の第1ビットのみが1表示ライン分ずつ、画素駆動データビットDB1~DB(m)として供給される。よって、アドレスドライバ6は、画素駆動データG $D_{1\cdot1}$ ~G $D_{n\cdot m}$ 名々の第1ビットからなる画素駆動データビットDBを

1表示ライン分ずつ、そのデータビットの論理レベルに対応した電圧を有する画素データパルスDPに変換して列電極 $D_1 \sim D_m$ の各々に印加する。すなわち、サブフィールドSF1のアドレス行程Wcでは、アドレスドライバ6は、画素駆動データG $D_{1`1} \sim GD_{n`m}$ 各々の第1ビットに基づく、第1表示ライン~第n表示ライン各々に対応した画素データパルス群DP1、DP2、DP3、・・・・、DP(n)を図11に示す如く順次、列電極 $D_1 \sim D_m$ に印加して行く。又、サブフィールドSF2のアドレス行程Wcでは、アドレスドライバ6は、画素駆動データG $D_{1`1} \sim GD_{n`m}$ 各々の第2ビットに基づく、第1表示ライン~第n表示ライン各々に対応した画素データパルス群DP1、DP2、DP3、・・・・、DP(n)を図11に示す如く順次、列電極 $D_1 \sim D_m$ に印加して行くのである。

## [0036]

更に、各アドレス行程Wcでは、第2サスティンドライバ8が、上述した如き 画素データパルス群DP1~DP(n)各々の印加タイミングと同一タイミングに て、図11に示す如き走査パルスSPを発生してこれを行電極 $Y_1$ ~ $Y_n$ へと順次 印加して行く。この際、走査パルスSPが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択的に放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が消去される。ここで、上記選択消去放電が生起されて壁電荷を失った放電セルは消灯セル状態に設定される。一方、上記選択消去放電の生起されなかった放電セル内には、上記一斉リセット行程Rcにおいて生成された壁電荷が残留したままとなるので、この放電セルは点灯セル状態に設定されることになる。

## [0037]

すなわち、アドレス行程Wcの実行により、各放電セルは、後述する発光維持行程Icにおいて放電(維持放電)することが可能な点灯セル状態、及びこの発光維持行程Icにおいて放電しない消灯セル状態のいずれか一方に設定されるのである。

次に、各サブフィールド内において実施される発光維持行程 I cでは、第 1 サスティンドライバ 7 及び第 2 サスティンドライバ 8 が行電極  $X_1$   $\sim$   $X_n$  及び  $Y_1$   $\sim$   $Y_n$  に対して図 1 1 に示されるように交互に維持パルス I  $P_y$  を繰り返

し印加する。尚、かかる発光維持行程 I cにおいて印加する維持パルス I P の回数は、図10に示す如くサブフィールド毎に異なる。

[0038]

すなわち、サブフィールドSF1での発光維持行程Icにおける印加回数を「1」とした場合、

SF1:4

SF2:12

SF3:20

SF4:32

SF5:40

SF6:52

SF7:64

SF8:76

SF9:88

SF10:100

SF11:112

SF12:128

SF13:140

SF14:156

である。

[0039]

そして、壁電荷が残留したままとなっている放電セル、すなわち上記アドレス行程Wcにおいて点灯セル状態に設定された放電セルのみが、上記維持パルスI $P_X$ 及びI $P_Y$ が印加される度に維持放電し、各サブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。ここで、各放電セルがアドレス行程Wcにおいて点灯セル状態に設定されるか否かは、入力映像信号に基づいて生成された上記画素駆動データGDによって決まる。ここで、14ビットの画素駆動データGDとして取り得るパターンは、図4又は図5に示されるが如き15パターンである。

[0040]

図4及び図5に示す画素駆動データGDは、最低輝度を表す"0000"の多階 調化画素データPD $_S$ に対応したものを除き、その第1ビットが論理レベル「0」である。そして、第2ビット以降のビットが、表現すべき輝度レベルに応じた分だけ連続して論理レベル「0」となる。この際、図5に示す画素駆動データGDでは、最大輝度を表す"1110"の多階調化画素データPD $_S$ に対応したものを除き、上記論理レベル「0」の連続後、次のビット桁のみが論理レベル「1」となり、それ以降のビット各々が再び連続して論理レベル「0」の連続後、次のビット桁以降のビット各々が連続して論理レベル「1」となる。

[0041]

図4及び図5に示す画素駆動データGDを用いた駆動によれば、図4及び図5中の黒丸印が付されているサブフィールドのアドレス行程Wcのみで選択消去放電が生起される。つまり、一斉リセット行程Rcにて全放電セル内に形成された壁電荷が上記選択消去放電の生起されるまで残留し、その間に存在するサブフィールド各々の発光維持行程Icにおいて連続して維持放電が生起されるのである。そして、図4及び図5中の黒丸印が付されているサブフィールドにおいて選択消去放電が生起されると、放電セル内に残留していた壁電荷が消滅してこの放電セルは消灯セル状態に推移し、この状態を最後尾のサブフィールドSF14まで維持する。よって、各放電セルは1フィールド期間内において最初に選択消去放電が生起されるアドレス行程Wc(黒丸印にて示す)までの間、点灯セル状態に保持され、その間に存在する各サブフィールドの発光維持行程Ic(白丸印にて示す)で連続して発光する。

[0042]

従って、図4又は図5に示されるが如き15パターン分の画素駆動データGDによれば、視覚的な発光輝度比が夫々、

{0, 4, 16, 36, 68, 108, 160, 224, 300, 388, 488, 600, 728, 868, 1024}

となる15段階分の中間輝度表示が為されるのである。

ここで、図5に示す画素駆動データ $GD_h$ を用いた駆動によれば、1フィール

ド期間内において生起される選択消去放電の回数は、多くても1回である。これは、1フィールド期間内において壁電荷を形成させることができるのはサブフィールドSF1の一斉リセット行程Rcだけなので、選択消去放電を1回だけ生起させておけば、それ以降、放電セルを消灯セル状態に保持させておくことが可能となるからである。ところが、選択消去放電が正しく生起されなかった場合には、放電セル内に壁電荷が残留してしまうので、それ以降の発光維持行程Icにおいて不正な維持放電が生起されてしまう。そこで、図4に示す画素駆動データGDaを用いた駆動では、図4中の白丸印に示されるが如き連続発光の後のサブフィールド各々のアドレス行程Wcにおいて、黒丸印に示されるように連続して選択消去放電を生起させるようにしたのである。かかる駆動によれば、たとえ1回目の選択消去放電が誤放電となって放電セル内の壁電荷を全て消滅させることが出来なくとも、2回目以降の選択消去放電により壁電荷を消滅させることが可能となるので、誤放電による表示劣化を抑制できる。

## [0043]

更に、駆動制御回路20は、図4に示す駆動及び図5に示す駆動の内から、上 記アドレスドライバ電力予測回路5にて測定されたアドレスドライバ6の消費電 力を表す予測アドレス電力値WPに応じた方を選択し、これを実行するようにし ている。

すなわち、予測アドレス電力値WPにて示されるアドレスドライバ6の予測消費電力が所定電力よりも小なる場合には、駆動制御回路20は、論理レベル「0」のアドレス電力抑制信号APCを上記データ変換回路30のセレクタ36に供給する。すると、図4に示す如き画素駆動データGDaがメモリ4に供給され、この画素駆動データGDaに基づいて図10及び図11に従った駆動が実施される。かかる駆動によれば、図4の黒丸印に示す如く、1フィールド表示期間内において各放電セルに対して選択消去放電が繰り返し生起されるので、放電セル内の壁電荷を確実に消滅させることが可能となり、誤放電による表示劣化が抑制される。

#### [0044]

一方、予測アドレス電力値WPにて示されるアドレスドライバ6の予測消費電

力が所定電力よりも大なる場合には、駆動制御回路20は、論理レベル「1」のアドレス電力抑制信号APCを上記データ変換回路30のセレクタ36に供給する。すると、図5に示す如き画素駆動データGDbがメモリ4に供給され、この画素駆動データGDbに基づいて図10及び図11に従った駆動が実施される。かかる駆動によれば、図5の黒丸印に示す如く、1フィールド表示期間内において各放電セルに対して生起させるべき選択消去放電の回数が1回以下に制限されるので、この選択消去放電に伴う電力消費が抑制される。つまり、画素データパルス発生回路22a~22dの内、電力損失が大となる画素データパルス発生回路22のみが、駆動対象とする列電極Dに対して1フィールド期間内に印加すべき高電圧の画素データパルスの回数が減る。よって、高電圧の画素データパルスの印加に応じて生起される選択消去放電の回数が減少し、その発熱が大幅に抑制される。これにより、図8に示す如く、画素データパルス発生回路22を分割して1Cチップ化したドライバモジュールDMの各々をフレキシブルケーブルFL上に実装することが可能となり、大幅なコストダウンを図ることができる。

#### [0045]

以上の如く、図1に示すプラズマディスプレイ装置においては、入力映像信号に対応した1フィールド分の画素データ毎に、その画素データに基づき画素データパルス発生回路22において消費されるであろう予測消費電力を求める。そして、かかる予測消費電力に基づき、1フィールド表示期間内において印加すべき高電圧の画素データパルスの印加回数を放電セル毎に変更するようにしている。この際、予測消費電力が大なる場合には、1フィールド表示期間内において印加すべき高電圧の画素データパルスの印加回数を各放電セル毎に減らすことにより選択消去放電の回数を減らして、アドレスドライバ6の電力消費を抑えるのである。

# [0046]

ここで、アドレスドライバ6の消費電力は電源ライン2a~2d上に印加される共振パルス電源電位に伴って流れる電流量によって決定する。この共振パルス電源電位は、列電極Dに印加される画素データパルス群DP1、DP2、DP3、・・・・、DP(n)による画素データパルスの印加パターンに応じて、例えば図7



(a)~図7(c)の如く変動する。

[0047]

図7(a)は、PDP10の第i列(iは $1\sim m)$ における第1表示ライン~第7表示ライン各々に対応した画素データビットDBのビット系列が、

[1, 0, 1, 0, 1, 0, 1]

なる場合に列電極Dに印加される画素データパルスDPと、電源ライン2上での共振パルス電源電位の推移を表す図である。

[0048]

又、図7(b)は、PDP10の第i列(iは1~m)における第1表示ライン~ 第7表示ライン各々に対応した画素データビットDBのビット系列が、

[1, 1, 1, 1, 1, 1, 1]

なる場合に列電極Dに印加される画素データパルスDPと、電源ライン2上での共振パルス電源電位の推移を表す図である。

[0049]

又、図7(c)は、PDP10の第i列(iは $1\sim m$ )における第1表示ライン~第7表示ライン各々に対応した画素データビットDBのビット系列が、

[0, 0, 0, 0, 0, 0, 0]

なる場合に列電極Dに印加される画素データパルスDPと、電源ライン2上での共振パルス電源電位の推移を表す図である。

[0050]

先ず、画素データビットDBのビット系列が [1、0、1、0、1、0、1] の如く、隣接する表示ライン毎に反転している場合、画素データパルス発生回路 22のスイッチング素子SZ1及びSZ0各々は、図7(a)に示すようにオン状態及びオフ状態に交互に推移する。第1サイクルCYC1~第7サイクルCYC 7各々の駆動行程G1では、スイッチング素子S1~S3の内のスイッチング素子S1のみがオン状態となり、コンデンサC1に蓄えられていた電荷が放電される。尚、図7(a)では、第1サイクルCYC1、第3サイクルCYC3、第5サイクルCYC5、第7サイクルCYC7各々においてスイッチング素子SZ1がオン状態になる。従って、上述した如き奇数番目のサイクルCYCでは、上記放

電に伴う放電電流は、スイッチング素子S1、コイルL1、ダイオードDD1、 電源ライン2、及びスイッチング素子SZ1を介してPDP10の列電極Dに流 れ込む。すると、列電極Dに寄生する負荷容量 $C_0$ が充電され、負荷容量 $C_0$ 内に 電荷の蓄積が為される。更に、上記コンデンサC1の放電に伴って電源ライン2 上の電位は、コイルL1及び負荷容量 $C_0$ による共振作用により徐々に上昇し、 図7(a)に示す如くコンデンサの一端の電位Vcの2倍の電位を有する電位Vaに 到達する。この際、電源ライン2上での緩やかな電位上昇部分が上記共振パルス 電源電位のフロントエッジ部となる。尚、第1サイクルCYC1、第3サイクル CYC3、第5サイクルCYC5、第7サイクルCYC7では、上述した如き共 振パルス電源電位のフロントエッジ部がそのまま、図7(a)に示す如く列電極D iに印加される画素データパルスDP1i、DP3i、DP5i、DP7iのフロントエ ッジ部となる。又、第1サイクルCYC1~第7サイクルCYC7各々の駆動行 程G2では、スイッチング素子S1~S3の内のスイッチング素子S3のみがオ ン状態となるので、直流電源B1による直流の電位Vaが、スイッチング素子S 3を介して電源ライン2上に印加される。この際、上記電位Vaが、上記共振パ ルス電源電位の最大電位部分となる。尚、第1サイクルCYC1、第3サイクル CYC3、第5サイクルCYC5、第7サイクルCYC7各々では、この共振パ ルス電源電位の最大電位部分(電位 Va)がそのまま、図7(a)に示す如く列電極 D<sub>i</sub>上に印加される画素データパルスDP<sub>1i</sub>、DP<sub>3i</sub>、DP<sub>5i</sub>、DP<sub>7i</sub>の最大電 位部分となる。この際、PDP10の列電極 $D_i$ には電流が流れ、この列電極 $D_i$ に寄生する負荷容量 $C_0$ が充電されて電荷の蓄積が為される。又、第1サイクル CYC1~第7サイクルCYC7各々の駆動行程G3では、スイッチング素子S 1~S3の内のスイッチング素子S2のみがオン状態となり、PDP10の負荷 容量 $C_0$ が放電を開始する。かかる放電により、列電極 $D_i$ 、スイッチング素子SZ1、電源ライン2、コイルL2、ダイオードDD2、及びスイッチング素子S 2を介してコンデンサC1に電流が流れ込む。すなわち、PDP10の負荷容量  $C_0$ 内に蓄積された電荷が、共振パルス電源回路 21 内に形成されているコンデ ンサC1に回収されて行く。このとき、コイルL2及び負荷容量 $C_0$ で決まる時 定数により、電源ライン2上の電位は図7(a)に示す如く徐々に低下する。この

際、上述した如き電源ライン2上での緩やかな電位下降部分が、上記共振パルス 電源電位のリアエッジ部となる。尚、第1サイクルCYC1、第3サイクルCY C3、第5サイクルCYC5、第7サイクルCYC7各々では、上述した如き共 振パルス電源電位のリアエッジ部がそのまま図7(a)に示す如く列電極Di上に 印加される画素データパルスDP<sub>1i</sub>、DP<sub>3i</sub>、DP<sub>5i</sub>、DP<sub>7i</sub>のリアエッジ部と なる。ここで、図7(a)においては、第2サイクルCYC2、第4サイクルCY C4、及び第6サイクルCYC6の各々では、スイッチング素子SZ1がオフ状 態にある。よって、第2表示ライン、第4表示ライン、及び第6表示ライン各々 に対応した画素データパルスDP2i、DP4i、DP6iとしては、低電圧(0ボル ト)のものが列電極D;に印加されることになる。更に、これら偶数のサイクルC YCでは、スイッチング素子SZ0がオン状態にあるので、PDP10の負荷容 量C<sub>0</sub>に残存していた電荷が列電極D;及びスイッチング素子SZOなる電流路を 介して全て回収される。よって、例えば、第2サイクルCYC2が終了し、次の 第3サイクルCYC3にてスイッチング素子SZ1がオフ状態からオン状態に切 り替わった時には、図7(a)に示す如く電源ライン2上の電位は、ほぼ0ボルト になる。

### [0051]

このように、1つの列電極Dに対する画素データビットDBによる少なくとも2つのビット系列が [1、0]の如く1表示ライン分毎に反転している場合には、図7(a)に示す如く、最大電位Vaで共振振幅V1を有する共振パルス電源電位が電源ライン2上に印加されるのである。

一方、1つの列電極Dに対する画素データビットDBによるビット系列が [1、1、1、1、1、1、1] の如く連続して論理レベル「1」となる場合には、図7(b)に示すように、画素データパルス発生回路 2 2 のスイッチング素子 S Z 1 はオン状態、S Z 0 がオフ状態固定になる。すなわち、この間、図7(a)の場合とは異なり、列電極 $D_i$ 及びスイッチング素子 S Z 0 なる電流路による電荷回収が為されない。よって、各サイクルCYCの駆動行程 G 3 で回収しきれなかった電荷が徐々にPDP10の負荷容量 $C_0$ 内に蓄積されて行く。その結果、図7(b)に示すように、電源ライン 2 上に印加された共振パルス電源電位はその最大

電位 Vaを維持しつつ共振振幅  $V_1$ が徐々に小となり、これがそのまま高電圧の画素データパルス  $DP_{1i} \sim DP_{7i}$ として列電極  $D_i$ に印加されることになる。

[0052]

このように、1つの列電極Dに対する画素データビットDBによる少なくとも 2つの連続したデータビットが互いに論理レベル「1」となる場合には、共振パルス電源電位の共振振幅が図7(b)に示す如くその最大電位Vaを維持したまま 小さくなって直流化(電位Vaに固定)する。これにより、共振作用に伴う充放電動作が停止して無効電力の抑制が図られるのである。

[0053]

又、1つの列電極Dに対する画素データビットDBによるビット系列が [0、 0、0、0、0、0、0]の如く連続して論理レベル「0」となる場合には、図 7(c)に示すように、スイッチング素子SZ1はオフ状態、SZOがオン状態固 定になる。この際、第1サイクルCYC1~第7サイクルCYC7各々の駆動行 程G1では、図7(a)の場合と同様に、コンデンサC1に蓄えられていた電荷が 放電する。この放電に伴ってコンデンサC1の一端に発生した電位Vcは、コイ ル L 1 及び電源ライン 2 に寄生する寄生容量 $C_e$ による共振作用により図 7(c)に示す如く徐々に上昇する。そして、電源ライン2上に印加される最終的な電位 は上記電位Vcの2倍の電位を有する電位Vaに到達する。この際、上述した如き 電源ライン2上での緩やかな電位上昇部分が、共振パルス電源電位のフロントエ ッジ部となる。次に、第1サイクルCYC1~第7サイクルCYC7各々の駆動 行程G2では、直流電源B1による電位Vaがスイッチング素子S3を介して電 源ライン2上に印加される。この際、電源ライン2に寄生する寄生容量C。が充 電されて電荷の蓄積が為される。尚、上記電位Vaが、共振パルス電源電位の最 大電位部分となる。そして、駆動行程G3が実施されると、この寄生容量C┏が 放電を開始し、寄生容量Ceに蓄積されていた電荷が共振パルス電源回路21内 に形成されているコンデンサC1に回収されて行く。このとき、コイルL2及び 寄生容量 $C_e$ で決まる時定数により電源ライン2上の電位が徐々に低下する。と ころが、各サイクルCYC毎の駆動行程G3において回収しきれなかった電荷が 徐々に寄生容量 $C_e$ に蓄積される為、電源ライン2上に印加された共振パルス電

源電位は、図7(c)に示すように、その最大電位Vaを維持しつつ共振振幅 $V_1$ が徐々に小となる。

#### [0054]

このように、1つの列電極Dに対する画素データビットDBによるビット系列中の少なくとも2つの連続したデータビットが互いに論理レベル「0」となる場合においても、図7(c)に示す如く、電源ライン2上に印加される共振パルス電源電位の振幅が徐々に減少して直流化(電位Vaに固定)する。従って、上述した如き共振作用に伴う充放電動作が実施されなくなるので無効電力の抑制が為される。

## [0055]

以上の如く、共振パルス電源回路 2 1 は、図 7 (a) ~ 図 7 (c) に示す如く、列電極 D に印加された画素データパルスによるパルス系列のパターンに応じて、最大電位 V a を維持したまま共振パルス電源電位の共振振幅を変動させることにより、無効電力の抑制を図るのである。

ところで、列電極D<sub>1</sub>~D<sub>m</sub>の内の大半の列電極Dに対する画素データビットD Bのビット系列が連続して同一論理レベルとなり、かつ一部の列電極Dに対する 画素データビットDBのビット系列が論理反転を繰り返す場合には、アドレスド ライバ6は図7(b)又は図7(c)に示す如き直流駆動となる。よって、高電圧の 画素データパルスDP及び低電圧の画素データパルスDPを各表示ライン毎に交 互に列電極Dに供給することになるスイッチング素子SZ1では、上述した如き 直流駆動が為されるが故に電力損失が増加して発熱量が増大してしまう。

# [0056]

しかしながら、図1に示すプラズマディスプレイ装置では、アドレスドライバ電力予測回路5によって求められたアドレスドライバ6の予測消費電力が所定電力量よりも大となる場合には、1フィールド表示期間内において印加すべき高電圧の画素データパルスの印加回数を各放電セル毎に減らすようにしている。よって、高電圧の画素データパルスの印加によって生起される選択消去放電の回数が減る分だけ放電に伴って消費される電力が減少するので、スイッチング素子SZ1の発熱が抑えられる。

#### [0057]

尚、上記実施例においては、アドレス行程Wcでの各放電セルの設定方法として、予め全放電セル内に壁電荷を形成させておき、画素データに応じて選択的にその壁電荷を消去する、いわゆる選択消去アドレス法を採用した場合について述べた。

しかしながら、本発明は、画素データに応じて各放電セル内に選択的に壁電荷を形成させるようにした、いわゆる選択書込アドレス法を採用した場合について も同様に適用可能である。

# [0058]

図12は、かかる選択書込アドレス法を採用した場合に駆動制御回路20において用いられる発光駆動フォーマットを示す図である。又、図13は、この選択書込アドレス法を採用した場合に第2データ変換回路34で用いられるデータ変換テーブルと、このデータ変換テーブルによって得られた画素駆動データ $GD_a$ に基づく発光駆動パターンとを示す図である。更に、図14は、上記選択書込アドレス法を採用した場合に第2データ変換回路35で用いられるデータ変換テーブルと、このデータ変換テーブルによって得られた画素駆動データ $GD_b$ に基づく発光駆動パターンとを示す図である。

### [0059]

選択書込アドレス法を採用した場合には、図12に示す如き先頭のサブフィールドSF14の一斉リセット行程Rcにおいて、全ての放電セルに対してリセット放電を生起せしめ、全放電セル内に残留する壁電荷を消滅させる。そして、サブフィールドSF14~SF1各々のアドレス行程Wcにおいて、各放電セルを図13又は図14に示される画素駆動データGDに基づき選択的に放電(選択書込放電)せしめる。この際、選択書込放電の生起された放電セルではその放電セル内に壁電荷が形成され、この放電セルは点灯セル状態に設定される。一方、上記選択書込放電の生起されなかった放電セルでは、壁電荷の形成が為されないので、この放電セルは消灯セル状態に設定される。そして、サブフィールドSF14~SF1各々の発光維持行程Icにおいて点灯セル状態にある放電セルのみが、図12に記述さされている回数だけ繰り返し放電(維持放電)し、この維持放電

に伴う発光状態を維持する。

[0060]

この際、駆動制御回路20は、アドレスドライバ電力予測回路5によって測定されたアドレスドライバ6の消費電力を表す予測アドレス電力値WPに基づいて、図13に示す駆動及び図14に示す駆動のいずれか一方を実行する。

先ず、予測アドレス電力値WPによって示されるアドレスドライバ6の予測消費電力が所定電力よりも小なる場合には、駆動制御回路20は、論理レベル「0」のアドレス電力抑制信号APCを上記データ変換回路30のセレクタ36に供給する。すると、図13に示す如き画素駆動データGDaがメモリ4に供給され、この画素駆動データGDaに基づいて図12に従った駆動が実施される。すなわち、図13の三角印にて示すように、表現すべき輝度レベルに応じた分だけ連続して各サブフィールドのアドレス行程Wcにおいて選択書込放電が生起されるのである。そして、図13の三角印に示される各サブフィールドの発光維持行程Icにおいてそのサブフィールドに対応した回数だけ維持放電が生起される。かかる駆動により、1フィールド期間内で実施された維持放電の総数に応じた、

 $\{0, 1, 4, 9, 17, 27, 40, 56, 75, 97, 122, 150, 182, 217, 255\}$ 

なる15段階分の中間輝度表示が為される。

[0061]

この際、図13の三角印にて示す如く、1フィールド期間内において繰り返し 選択書込放電を実施させることにより確実に放電セル内に壁電荷を形成させて、 誤放電による表示劣化を抑制するのである。

一方、予測アドレス電力値WPによって示されるアドレスドライバ6の現時点での消費電力が所定電力よりも大なる場合には、駆動制御回路 20 は、論理レベル「1」のアドレス電力抑制信号APCを上記データ変換回路 30 のセレクタ 36 に供給する。すると、図14に示す如き画素駆動データGD $_b$ がメモリ4に供給され、この画素駆動データGD $_b$ に基づいて図12に従った駆動が実施される。すなわち、図14の黒丸印に示す如く、1フィールド期間内において1回(又は0回)だけ選択書込放電を生起させるのである。選択書込アドレス法を採用した場合、放電セル内の壁電荷を消去させる行程は、先頭のサブフィールドSF1

4の一斉リセット行程Rc及び最後尾のサブフィールドSF1の消去行程Eのみである。よって、図14の黒丸印に示すサブフィールドのアドレス行程Wcにおいて1度だけ選択書込放電を生起させておけば、それ以降のサブフィールド各々のアドレス行程Wcにおいて選択書込放電を生起させなくても、放電セルを点灯セル状態に維持させておくことが出来る。従って、図14の黒丸印及び白丸印に示される各サブフィールドの発光維持行程Icにおいてそのサブフィールドに対応した回数だけ維持放電が生起される。かかる駆動により、1フィールド期間内で実施された維持放電の総数に応じた、

{0, 1, 4, 9, 17, 27, 40, 56, 75, 97, 122, 150, 182, 217, 255}

なる15段階分の中間輝度表示が、図10の場合と同様に為される。

[0062]

ただし、図14に示す駆動では、1フィールド期間内で実施する選択書込放電の回数を1回以下にしてあるので、この選択書込放電に伴う電力消費が図13に示す駆動に比して小である。

又、上記実施例においては、アドレスドライバ6の予測消費電力が大なる場合には、1フィールド期間内で生起させる選択消去(又は書込)放電の回数を1回以下にしているが、これに限定されるものではない。要するに、アドレスドライバ6の予測消費電力が大なる場合には、1フィールド期間内で生起させる選択消去(又は書込)放電の回数を減らせば良いのである。

[0063]

又、このように、1フィールド期間内で生起させる選択消去(又は書込)放電の 回数を減らす代わりに、サブフィールドの数を減らすようにしても良い。

図15は、かかる点に鑑みて為された発光駆動フォーマットの一例を示す図である。

すなわち、駆動制御回路 2 0 は、アドレスドライバ6の予測消費電力が所定電力よりも小なる場合には、図15(a)に示す如き14個のサブフィールドSF1 ~SF14によって階調駆動を実施する。一方、アドレスドライバ6の予測消費電力が所定電力よりも大なる場合には、駆動制御回路 2 0 は、図15(b)に示す12個のサブフィールドSF1~SF12によって階調駆動を実施する。よって

、アドレスドライバ6の予測消費電力が比較的大なる場合には、サブフィールドの数が14から12に減るので、その分だけアドレス行程Wc内で生起される選択放電の数も減少する。従って、1フィールド期間内で生起される選択放電の数が減るので、この選択放電に伴うアドレスドライバ6での電力消費が小さくなる

## [0064]

又、上記実施例においては、アドレスドライバ6の現時点での消費電力に応じて、1フィールド期間内で実施する選択放電の回数を、図4(図13)の場合と、図5(図14)の場合の2段階で切り換えているが、これに限定されるものではない。要するに、アドレスドライバ6の予測消費電力に応じて、1フィールド期間内で繰り返して生起させるべき選択放電の回数を3段階以上で切り換えるように構成しても良いのである。

### [0065]

又、図6に示す共振パルス電源回路21では、スイッチング素子S1、コイル L1及びダイオードDD1からなる放電電流路と、コイルL2、ダイオードDD 2及びスイッチング素子S2からなる充電電流路との各々にコイルを設けたが、 図16に示す如く、放電電流路及び充電電流路各々で1つのコイル(LL)を共有 しても良い。

## [0066]

又、上記実施例においては、フレキシブルケーブルFL上に画素データパルス発生回路22をICチップ化したドライバモジュールDMを実装したが、このドライバモジュールDMを背面基板100の周辺部に直接実装して列電極引き出し線及び電源ラインに夫々接続するように構成しても良い。

# 【図面の簡単な説明】

#### 【図1】

本発明による表示パネルの駆動装置を搭載したプラズマディスプレイ装置の概略構成を示す図である。

#### 【図2】

図1に示すプラズマディスプレイ装置のデータ変換回路30の内部構成の一例

を示す図である。

【図3】

図2に示される第1データ変換回路32におけるデータ変換特性を示す図である。

【図4】

第2データ変換回路34における変換テーブルと、その変換テーブルによって変換された画素駆動データ $GD_a$ に基づいて実施される駆動パターンの一例を示す図である。

【図5】

第2データ変換回路35における変換テーブルと、その変換テーブルによって変換された画素駆動データ $GD_b$ に基づいて実施される駆動パターンの一例を示す図である。

【図6】

図1に示されるアドレスドライバ6の内部構成を示す図である。

【図7】

アドレスドライバ6の内部動作を説明する為の図である。

【図8】

アドレスドライバ6の実装形態を示す図である。

【図9】

n 行、m列のデータビット行列 $DB_{(n'm)}$ を表す図である。

【図10】

選択消去アドレス法を採用してPDP10を駆動する際に用いられる発光駆動 フォーマットの一例を示す図である。

【図11】

図10に示される発光駆動フォーマットに従ってPDP10に印加する各種駆動パルスとその印加タイミングを示す図である。

【図12】

選択書込アドレス法を採用してPDP10を駆動する際に用いられる発光駆動フォーマットの一例を示す図である。

【図13】

選択書込アドレス法を採用してPDP10を駆動する際に第2データ変換回路 34において用いられる変換テーブルと、その変換テーブルによって得られた画 素駆動データGD<sub>a</sub>に基づく駆動パターンの一例を示す図である。

【図14】

選択書込アドレス法を採用してPDP10を駆動する際に第2データ変換回路35において用いられる変換テーブルと、その変換テーブルによって得られた画素駆動データGDhに基づく駆動パターンの一例を示す図である。

【図15】

本発明の他の実施例による発光駆動フォーマットを示す図である。

【図16】


共振パルス電源回路21の他の構成を示す図である。

【主要部分の符号の説明】


- 5 アドレスドライバ電力予測回路
- 6 アドレスドライバ
- 10 PDP
- 20 駆動制御回路
- 21 電源回路
- 22 画素データパルス発生回路
- 34,35 第2データ変換回路
- 36 セレクタ

【書類名】 図面


【図1】



【図2】



【図3】



【図4】

発光療 SF SF ŝ フィールド発光駆動パターン Ŗ SF SF SF SF ş SF SF SF 第2データ変換回路34の変換テーブル = ص ه S က PDs 

黒丸:選択消去放電 白丸:維持放電発光


【図5】

[選択消去]


発光療 O SF 14 SF SF Ŗ 1フィールド発光駆動パターン SF Ŗ SF SF 6 Ŗ SF SF SF SF 第2データ変換回路35の変換テ GD<sub>b</sub> က PDs 

黒丸:選択消去放電 白丸:維持放電発光


【図6】



# 【図7】




【図8】




【図9】

DB(1, m)	DB(2, m)	DB (3, m)	DB (n, m)
	•	• • • •	• • • •
DB(1, 3)	DB(2, 3)	DB (3, 3)	DB (n, 3)
0B(1,1) DB(1,2) DB(1,3)	DB (2, 2) DB (2, 3)	<b>DB</b> (3,1) <b>DB</b> (3,2) <b>DB</b> (3,3)	DB (n, 2) DB (n, 3)
_ DB(1, 1)	<b>DB</b> (2, 1)	DB(3, 1)	DB (n, 1)
		DB <sub>(N,M)</sub> ==	
		DB	


【図10】



【図11】



【図12】




【図13】




[選択書込]

8	SF R#	四世 一	0	4	Δ 16	△ 36	89 \	Δ 108	Δ 160	Δ 224	₩ 300	△ 388	△ 488	D09 ∇	∆ 728	898 🗸	1024
	SF	2			◁	$\triangleleft$	◁	◁	◁	◁	◁	◁	$\triangleleft$	$\triangleleft$	$\triangleleft$	$\triangleleft$	<
	SF	က				$\triangleleft$	◁	◁	◁	◁	◁	◁	$\triangleleft$	◁	◁	◁	<
	SF	4					$\triangleleft$	⊲	◁	$\triangleleft$	◁	◁	◁	$\triangleleft$	٥	◁	<
1	SF	2						◁	$\triangleleft$	$\triangleleft$	◁	◁	◁	$\triangleleft$	◁	◁	<
1フィールド発光駆動パターン	SF	9							◁	◁	◁	◁	◁	$\triangleleft$	◁	◁	<
5	SF	~								◁	◁	◁	◁	◁	◁	$\triangleleft$	<
光光	SF	<b>∞</b>									◁	◁	$\triangleleft$	◁	◁	$\triangleleft$	<
1 =	SF	6										◁	$\triangleleft$	$\triangleleft$	◁	◁	<
7	SF	9											$\triangleleft$	$\triangleleft$	$\triangleleft$	◁	<
-	SF	Ξ												◁	◁	$\triangleleft$	<
	SF	12													$\triangleleft$	◁	<
	SF	2														◁	<
	SF	14															<
		_	0	-	-	_	_	-	_	_	_	_	-	<del></del>	-	_	-
		2	0	0			_	-	-	-	-	_	-	-	-		-
ا ا		က	0	0	0	<del></del>	-	-		-	-		-	_	-	-	-
ブ		4	0	0	0	0		<del></del>	-		_	-	<del></del>		-		-
1-F		2	0	0	0	0	0	_	-	<del></del>	-	_	_	-	-	-	-
回路34の変換テーブル		9	0	0	0	0	0	0	-	-	-	_	-	_	_	_	-
40	GDa	, _	0	0	0	0	0	0	0	-	_	-			-	-	-
路3	ני	8	0	0	0	0	0	0	0	0	-	-	-	_	-	-	+
換回		6	0	0	0	0	0	0	0	0	0	_	-		_		_
淡		10	0	0	0	0	0	0	0	0	0	0	_	_		-	-
		=	0	0	0	0	0	0	0	0	0	0	0	_	-	-	-
第2データ変換		12	0	0	0	0	0	0	0	0	0	0	0	0	_	-	-
额		-	0	0	0	0	0	0	0	0	0	0	0	0	0	-	-
		14	0	0	0	0	0	0	0	0	0	0	0	0	0	0	_
	Ph	2	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110
	聖			- 2	ന	4	25	9	7	~	<u></u>	2	=	12	=	14	7

△ 選択書込放電+維持放電発光




【図14】




[選択書込]

															İ															
9			SIR)	第2元		交変	数	翠	350	夕変換回路35の変換テ	典丁.	1	=						-	7	1	に推り	フィールド発光駆動パターン	動パ	4	3				
題	PD							_	වී							Ϋ́	SF	SF	R	R	٦	S	S.	. Y	, R	, s	S	SF	S	光光
	3	14	13	12	Ξ	2	6	æ	7	9	ß	4	က	2	_	4	13	12	=	10	6	80	7	9	ď	4	~	^	; <del>-</del>	華度
_	0000	0	0	0	0	0	0	0	0	0	0	0	0	0	0													1	$\cdot$	0
7	000	0	0	0	0	0	0	0	0	0	0	0	0	0	_														•	4
က	0010	0	0	0	0	0	0	0	0	0	0	0	0	-	0	•												•	0	16
4	0011	0	0	0	0	0	0	0	0	0	0	0	_	0	0													0	0	36
2	0100	0	0	0	0	0	0	0	0	0	0		0	0	0												0	0	0	89
9	0101	0	0	0	0	0	0	0	0	0	_	0	0	0	0											0	0	0	0	108
7	0110	0	0	0	0	0	0	0	0	_	0	0	0	0	,0										0	0	0	0	0	160
∞	0111	0	0	0	0	0	0	0	-	0	0	0	0	0	0								•	0	0	0	0	0	0	224
თ	1000	0	0	0	0	0	0	-	0	C	0	0	0	0	0							•	0	0	0	0	0	0	0	300
10	1001	0	0	0	0	0	<del>,</del>	0	0	0	0	0	0	0	0						•	0	0	0	0	0	0	0	0	388
=	1010	0	0	0	0	-	0	0	0	0	0	0	0	0	0					lacktriangle	0	0	0	0	0	0	0	0	0	488
12	1011	0	0	0	_	0	0	0	0	0	0	0	0	0	0				lacktriangle	0	0	0	0	0	0	0	0	0	0	009
13	1100	0	0	-	0	0	0	0	0	0	0	0	0	0	0			•	0	0	0	0	0	0	0	0	0	0	0	728
14	1101	0	-	0	0	0	0	0	0	0	0	0	0	0	0		•	0	0	0	0	0	0	0	0	0	0	0	0	898
15	1110	_	0	0	0	0	0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	1024
																			١											

黒丸:選択書込放電+維持放電発光 白丸:維持放電発光




【図15】





【図16】





### 【書類名】 要約書

#### 【要約】

【課題】 消費電力の低減等を図ることが可能な表示パネルの駆動装置を提供することを目的とする。

【解決手段】 画素データに応じた画素データパルスを発生して列電極に印加する画素データパルス発生回路と、所定の共振振幅にて電位が変動する共振パルス電源電位を発生してこれを電源ラインに印加すると共に画素データパルスによるパルス系列のパターンに応じて最大電位を維持しつつ共振振幅を変動させる共振パルス電源回路とを有し、入力映像信号における1フィールド分の画素データに基づいて共振パルス電源回路の予測消費電力量を求め、この予測消費電力量に応じて共振パルス電源回路の電力消費量を調整すべく画素データパルス発生回路を制御する。

【選択図】 図1

## 出願人履歴情報

識別番号

[000005016]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 東京都目黒区目黒1丁目4番1号

氏 名 パイオニア株式会社



## 出願人履歴情報

識別番号

[398050283]

1. 変更年月日

1998年 7月16日

[変更理由]

新規登録

住 所

静岡県袋井市鷲巣字西ノ谷15の1

氏 名

静岡パイオニア株式会社